电气工程论文网


  • 首页|
  • 自动化毕业论文|
  • 电子机电毕业论文|
  • 电子通信论文|
  • 电气工程论文|
  • 电子信息工程|
  • 电气工程原创论文|
  • 电气工程免费论文|
原创毕业论文 → 电气工程专业原创毕业论文   现成毕业论文范文 → 电气工程专业毕业论文范文

论文降重

当前位置:电气工程论文网 -> 电子机电毕业论文 -> 基于FPGA的简易数字频率计设计

基于FPGA的简易数字频率计设计

本文ID:LW7799 字数:11546,页数:45
基于FPGA的简易数字频率计设计

论文编号:JD1084  论文字数:11546,页数:45

摘  要

 本设计是基于FPGA的一个简易数字频率计,利用Verilog硬件描述语言设计实现了频率计内部功能模块,采用了等精度测量的方法,并结合NIOS软核CPU嵌入FPGA,构成SOPC系统,利用NIOS软核对数据浮点运算处理,管理人机交换界面实时显示,跟传统FPGA+单片机的多芯片系统方案相比更加灵活,系统体积小和功耗小等优势,具备软硬件在系统可编程的功能。
 本设计测量频率的方法采用的是等精度测量法,相比直接测频法和测周法有精度更高的特点。前端信号输入调理采用宽带放大器AD811对微弱信号进行放大,经过比较器整形调理后,FPGA进行采用测量,系统实时性好,精度高。

关键词:等精度 频率计 FPGA NIOS Verilog

The Design Of Simple Digital Frequency Meter Base On FPGA
ABSTRACT

 The design is based on FPGA digital frequency of a simple plan, use Verilog hardware design realized the frequency of internal function module, the accuracy of the measurement method, etc NIOS and FPGA, soft nuclear CPU embedded systems, using the SOPC constitute NIOS soft check data management man-machine floating point calculations, exchange, with real-time display interface chip traditional FPGA + MCU solutions, system is much more flexible than small volume and low consumption, have advantages of hardware and software systems in programmable functions.
 This design method of measuring frequency by measuring method is compared with direct frequency measurement method, and the measuring accuracy of ZhouFaYou characteristics. Front-end signal input by AD811 amplifier to recuperate broadband amplification, weak signal by comparator plastic, after using measurements on FPGA, system of good real-time, high precision.

Key words: Equal precision  Frequency counter  FPGA  NIOS  Verilog

目  录
摘  要 I
ABSTRACT II
1  概  述 1
2  系统方案分析及比较选择 3
2.1 方案构想 3
2.2 方案比较及选用依据: 4
3  工作原理及其系统框图 5
3.1 计数式直接测频法 5
3.2 计数式直接测周期 6
3.3 等精度测量原理 7
4  硬件系统实现 10
4.1 硬件系统原理图 10
 4.1.1放大电路的选择 10
 4.1.2 整形电路 13
4.2 FPGA控制电路 15
 4.2.1 FPGA芯片选型 15
 4.2.2 FPGA最小系统搭建 16
4.3 FPGA内部模块 19
 4.3.1系统总体框图 19
 4.3.2 同步预置模块 20
 4.3.3 频率计数模块、时间计数模块 21
 4.3.4 数据输出模块,计数器清零模块 21
5  软件系统实现 23
5.1 主程序框图 23
5.2 Nios II 软核 23
5.3.NIOS外部接口与内部介绍 24
 5.3.1 nios软核原理框图 24
 5.3.2 nios软核外部接口 24
6  遇到问题,分析问题,解决问题 25
6.1 输入阻抗问题 25
6.2 放大器选择问题 25
7  电路抗干扰措施 26
8  系统指标测试 27
9  结束语 28
参考文献 29
附录1:FPGA硬件描述语言代码 30
附录2:nios C语言程序代码 33
谢 辞 40

下载地址 WORD格式全文下载链接(充值:158元)


基于FPGA的简易数字频率计设计......
论文人工降重
本论文《基于FPGA的简易数字频率计设计》在电子机电毕业论文栏目,由电气工程论文网整理,转载请注明来源 www.dqlunwen.top 更多论文,请点电气工程论文查看
上一篇:A/D 比较电路模块的版图设计 下一篇:煤气报警器设计

点击查看关于 基于 FPGA 简易 数字 频率 设计 的相关论文题目 2010-07-18 10:24:31【返回顶部】
联系方式

相关栏目

光机电应用技术
机电一体化
应用电子技术
电子信息工程技术
自动化免费论文
自动化专业毕业论文
电子专业免费论文
电子机电毕业论文
电气工程免费论文
测控技术与仪器
电气工程原创论文
电子通信论文
电气自动化开题
电子机电开题报告
电子通信免费论文
PLC相关外文翻译
电子机电信息外文翻译
电子通信外文翻译
联系方式
电子信息工程论文下载
电气工程论文下载


联系方式


电气工程论文网提供电气工程论文范文,电气工程毕业论文,网站永久域名www.dqlunwen.top 

本站部分文章来自网友投稿上传,如发现侵犯了您的版权,请联系指出,本站及时确认并删除  E-mail: 17304545@qq.com

Copyright@ 2009-2022 电气工程论文网 版权所有