多功能数字闹钟设计

摘要

随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑优化和仿真测试，直至实现既定的电子线路系统功能。本文介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧。本设计应解决的主要问题有两大方面，即硬件电路设计和软件设计两大方面。其中硬件电路部分又可分为四个模块：键盘模块、显示模块、计时模块和发声模块。硬件电路部分致力于低成本、低功耗和易实现性。软件部分则应做到代码的精简、准确、易读懂。最后通过硬软件的结合实现数字钟的精确计时、校时、三组闹钟设置和定时报警功能。

关键词：单片机，定时器，闹钟，LED

目录

摘要 I

第1章 FPGA简介 1

1.1FPGA概述 1

1.2FPGA编程原理 1

1.3FPGA设计流程 2

第2章 数字闹钟整体方案设计 4

2.1数字闹钟整体设计 4

2.2数字钟的工作原理 4

第3章 数字闹钟硬件与软件的设计 5

3.1硬件电路的设计 5

3.1.1键盘电路的设计 5

3.1.2段码驱动电路 5

3.1.3蜂鸣器驱动电路 5

3.2软件部分的设计 6

3.2.1程序部分的设计 6

3.2.2中断定时器的设置 6

3.2.3闹钟子函数 7

3.2.4计时函数 7

3.2.5键盘扫描函数 8

3.2.6时间和闹钟的设置 10

第4章 实验结果 12

4.1实验概述 12

4.2实验仿真结果 12

第5章 结论与展望 14

参考文献 15

致谢 16