论文编号:ZD511 论文字数:19444,页数:52
摘要：随着科学技术的发展，频率合成技术已越来越受到广泛的应用，同时各个领域对频率合成技术的要求也越来越高。直接模拟合成技术和锁相环合成技术已不能满足一些领域的要求。DDS（直接数字频率合成）作为一种新的频率合成技术，以其频率转换时间极短、频率分辨率很高、全数字化结构便于集成、输出相位连续等各种优势，已愈来愈受到广大技术人员的亲睐。 本文主要研究的是基于FPGA（现场可编程逻辑器件）的DDS设计。借助于硬件描述语言VHDL的强大编程功能和最新的FPGA器件。设计出性能优越和功能更强的频率合成器。本设计的主要部分相位累加器和相位存储器由VHDL语言编程实现。设计中的低通滤波器由可编程模拟器件ispPAC实现。 关键词：直接数字频率合成器；现场可编程逻辑器件；硬件描述语言；可编程模拟器件
目录 摘要 3 Abstract 4 第1章 绪论 5 1.1 什么是DDS 5 1.2 DDS的发展前景 5 1.3 基于可编程逻辑器件的DDS的优势 5 第2章 可编程逻辑器件及其描述语言 7 2.1 关于FLEX10K系列可编程逻辑器件 7 2.1.1 FLEX10K系列器件的内部结构 7 2.1.2 FLEX10K系列器件的特点 8 2.1.3 FLEX10K系列器件的开发工具 9 2.2硬件描述语言VHDL 10 2.2.1 VHDL语言简介 10 2.2.2 VHDL语言设计步骤 11 2.2.3 利用VHDL语言开发的优点 13 2.4 关于FPGA 14 2.3 关于ispPAC 16 2.3.1 ispPAC的原理 16 2.3.2 ispPAC的开发流程 17 第3章 总体方案 19 3.1 方案论证 19 3.1.1 方案一：直接模拟合成法 19 3.1.2 方案二：锁相环合成法 19 3.1.3 方案三：基于FPGA的直接数字合成（DDS）法 19 3.2 方案确定 20 第4章 基于可编程器件的DDS主要模块的VHDL实现 21 4.1 控制模块的设计 21 4.1.1 键盘输入与频率控制 21 4.1.2 显示模块的FPGA控制 22 4.2相位累加器的设计 24 4.3正弦查找表的实现 26 第5章 硬件系统设计 29 5.1 D/A转换器的硬件实现 29 5.2 低通滤波器的ispPAC实现 30 5.3 键盘/显示电路 33 参考文献 34 总结 35 致谢 36 附录1 37 附录2 40 附录3 42 附录4 43 总电路图
WORD格式全文下载链接(充值:128元)
